编者按：这是一篇十分可贵的维修人员必读的文稿，它用浅易的说话讲述了领受机的事理和旌旗灯号流程，给出了检测领受机的体例年夜而判定出领受机的故障。其中理论与实践相连系的检测法是值获救鉴与推广的。
雷霆（航科）430系列卫星数字领受机是一多CA系统卫星领受机，可领受多种CA系统加密卫星数字旌旗灯号的多系统卫星数字领受机。相对于其它的一些单舷?领受机和免费（FTA）领受机，使用雷霆（航科）430领受机的用户能够很便利地自行对其更新分歧的CA系统软件，再配用响应的用户领受智能卡，便能够正常领受到天空中年夜年夜都卫星上分歧的加密系统加扰的卫星数字旌旗灯号，加之该机具有体积小、操作便利等特点，年夜而使其成为今朝社会拥有量较年夜的卫星领受机机型之一。
可是，因为雷霆（航科）430卫星领受机有众多的出产制造厂商在进行出产，各厂商在制造工艺、制造手艺以及产物制造质量节制打点系统等诸多处所存在着不小的差异，同时跟着市场情形的转变，出产制造厂商在产物成本的压力下，使得市场上的雷霆（航科）430卫星领受机的故障发生率也一向高居不下，给众多的用户带来使用的未便。
因为卫星数字领受机电路的复杂性及其维修体例的非凡性，使得良多维修手艺人员有所畏难，不知若何着手。为了便利雷霆（航科）430系列卫星数字领受机使用者和维修手艺人员对430系列领受机进行检修，笔者连鲜ё仝数年间所堆集的经验，以2004年出产的绿色主板XSAT（航科）430S领受机为底本，介绍一些430卫星领受机常见故障的检痕迹巧和维修体例，以供列位同业参考。
航天科430卫星数字领受机的根基组成和旌旗灯号流程
1、XSAT430S卫星数字领受机的几年夜部件：
a、主电路板
b、开关电源板
c、前面板
d、SMART CARD卡座
e、机壳（搜罗前面框、上盖、下底等）
2、首要集成电路（IC）、组件功能
3、XSAT430S领受机组成及工作旌旗灯号流程。、
领受机硬件部门由主芯片、内存、调谐解调器、CA（Conditional Access）读卡卡座、串行接口以及视音频输出等几年夜部门组成。
卫星数字领受机的旌旗灯号流程：卫星数字领受机经由过程天线、LNB领受卫星旌旗灯号，并进行解协调和信道解码措置，输出MPEG-2多节目传输流数据，送给解改暌姑器，解改暌姑器年夜MPEG-2传输流数据中抽出一个已打包的旌旗灯号视音频根基流（PES）数据，搜罗视频PES，音频PES和辅助数据PES，解改暌姑器中包含一个解扰引擎，可在传输流层和PES层对加扰的数据进行解扰，解改暌姑器输出的是已解扰的视音频PES。视频PES送入视频解码器，掏出MPEG-2视频数据并对其解码后，输出到模拟视频编码器，编码成模拟视频旌旗灯号，再经社频解码器，掏出MPEG-2音频数据并对其解码，输出PCM音频数据到音频D/A变换器，音频D/A变换器输出模拟立体声音频旌旗灯号，经音频输出电路输出。
（1）调谐解调器（TUNER）：天线及LNB对领受的卫星旌旗灯号进行下变频措置，变频后的中频旌旗灯号送至领受机一体化调谐解调器，调谐器输入的RF旌旗灯号规模为950~2150MHZ，旌旗灯号电平是-65~-25DBMV，输出I、Q模拟旌旗灯号。I、Q旌旗灯号输入QPSK
LINK
IC（STV0299）后，经由A/D转换，和各类复杂的数字信道解码（去内码卷织、去卷织交叉、RS解码、去随机化机及同轨范转恢复）之后，恢复包含视音频和其他数据信息的传输流（TS流），送到主芯片SC2005的TS流接口；
（2）主芯片：在主芯片中，首先按照CA智能卡所传递的解扰信息对旌旗灯号流进行解扰，解扰后的TS流按照传输流进行解扰，解扰后的TS流按照传输流所传递的标识表记标帜信息对领受到的传输流进行解改暌姑。改暌姑是相对于旌旗灯号发送前段的措置过程，是指将多个数字旌旗灯号流（搜罗视频和音频），多组数据流复合到一路数据流中，并加上SI（处事信息）和时刻标签。解改暌姑是数据流改暌姑措置的逆过程，是指将复合的数据流分化开，掏出需要的解码的数字旌旗灯号流或数据流或SI（处事信息），解改暌姑模块经由过程PID措置单元对输入的数据进行剖析，以提掏出响应音频PES数据、视频PES数据、轨范非凡信息（PSI）、处事信息（SI）以及私稀有据。首先，使用包标识（PID）为0的码流（携带旌旗灯号清单表（PAT）的码流的包标识（PID）老是被设为“0”）中的旌旗灯号清单表（PAL）中，找出携带了旌旗灯号描述表（PMT）的码流的PID值。年夜此PMT中就可以找出组成该路旌旗灯号的各PES流PID值。按照这些PID值就可年夜TS包中将各PES流的数据分居出来，并年夜头组成各自PES流。轨范非凡处事信息、处事信息提掏出后供解码用，私稀有据直接输出到响应数据接口。解改暌姑模块送出的数据是压缩的视频PES数据和音频PES数据，必需用MPEG-II视频解码器和MPEG-I或MPEG-II的音频解码器对PES数据进行解压缩。解压缩后输出两组旌旗灯号，一组为MPEG-II视频解码器是按照MPEG-II
MP/ML尺度将视频旌旗灯号恢复出来，并以CCIR656尺度名目的数字旌旗灯号送给数字视频解码器的数字视频旌旗灯号，另一组为音频解码器是按照ISO 11172-3或ISO
138183尺度将音频旌旗灯号恢复出来，并以PCM尺度名目的数字旌旗灯号送给音频DAC的PCM名目的数字音频旌旗灯号。视频编码模块领受MPEG-II解码器输出的CCIR-601数字视频旌旗灯号，并将它转换成复合视频旌旗灯号（CVBS）或色亮分手旌旗灯号（Y-C旌旗灯号），这些旌旗灯号经由低通滤波（一般应为6.5MHZ），便可送到电视机进行播放。音频DAC将数字PCM数据转换为立体声模拟旌旗灯号。
（3）智能（CA）卡接口：对于付费电视，经由过程读科鹚咣夺CA智能卡中的数据用于对音视频码流实施解扰，并采用含有识别用户和记忆功能的智能卡，保证正当用户正常收看。
（4）视音频解码器和后措置：MPEG-2解码器完核对音视频旌旗灯号的解压缩，经视频编码和音频D/A变换，还原出模拟音视频旌旗灯号，在模拟电视机上显示高质量图像，并供给若干好多道立体声旌旗灯号。
（5）嵌入式CPU与存储器模块和接口电路：嵌入式CPU是数字电视机顶盒的心脏，它与存储模块用来存储和运行软件系统，并对各个硬件模块进行节制。接口电路供给丰硕的外部接口，搜罗通用串行接口USB，以太网接口及RS232，模拟、数字机音频接口，数据接口等。
（6）卫星数字领受机软件系统
卫星领受机作为一个客户端系统，除了要具有精采的硬件平辞吐还需要配备软件系统才能使其完成各类使命。软件系统是一个主要的组成部门。嵌入式CPU主节制器的工作经由过程软件的执行来完成。
XSAT430S的软件根基结构。操作系统采用实时操作系统。在这个操作系统中首要完成历程调剂、间断打点、内存分配、历程间通信、异常措置、时钟提取等工作。硬件驱动部门供给外围硬件设备的驱动。图形接口首要用于完成图形显示功能，以便于为用户供给友好的图形用户界面。音频解码器和视频解码驱动用于节制音频解码和视频解硬件的工作。解改暌姑和数据表提取模块主若是对码流解改暌姑和数据表提取操作的节制。
机顶盒的软件可以分成三个首要的层：应用层、中心件和驱动层，每一层都包含了诸多的轨范或接口等。
驱动层
驱动层搜罗卫星领受机硬件的驱动轨范和API接口，它首要用于完核对硬件设备的操作。搜罗I2C总线、异步串行通信口、并行通信口、非易失踪内存、键盘、遥控器、调谐器、信道解码模块等。
中心件
中心件将DVB-S的应用轨范指令翻译成嵌入式CPU能识此外指令，年夜而经由过程驱动层去挪用硬件设备完成响应的操作。该层搜罗嵌入式操作系统、中心件、CA驻留软件等。中心件是数字电视领受系统的软件平台，为卫星数字电视应用供给运行情形和软件接口。中心件作为卫星数字机中的一个自力的软件层，将应用软件与底层硬件和操作系统隔分开，对操作系统和驱动轨范界说了统一接口，同时对应用轨范也界说了统一接口，此外对常规数字广播电视营业和增值营业也供给统一接口。中心件界说了一组较为完整而尺度的应用轨范接口，使应用轨范自力于操作系统和硬件平台，年夜而将应用的开发变得加倍简捷，使产物的开放性和可移植性更强。它凡是由JAVA虚拟机、收集浏览器、图像与多媒体模块等组成，中心件将应用软件与依靠于硬件的驱动层软件离散隔来，使应用软件不依靠于具体的硬件平台。
应用层
应用层可分成驻留应用轨范和可下载应用轨范两部门。应用轨范编程接口将所有与硬件相关的底层函数映射到一个统一的接口上，而且供给一些与硬件无关的公用措置函数，好比收集和谈、图形名目剖析、营业信息数据表剖析等。前提领受驱动用于完成前提领受措置的工作软件接口。应用轨范编程接口为应用轨范供给了一个公共的编程接口，把应用轨范与硬件屏障开，使得应用轨范与硬件无关。这样，就便于实现应用轨范的可移植性。
XSAT430S卫星领受机工作事理及正常工作时旌旗灯号波形
卫星数字领受机是现代微电子手艺、数字压缩手艺与数字传输手艺相连系的高科技数字化电子领受设备。是以，检修人员即要稀有字电视的基本常识，又要有较高电路剖析能力；既能谙练把握卫星数字电视领受机的工作事理，又要具有矫捷、高尚尊贵的检修手艺；既能按照故障现象，剖析故障发生原因，采用正确的检修体例。
对于模拟电路检测，我们往往测试电路中各个元器件的电压、电流、波形、相位等等电路参量来剖析判定电路的工作状况。卫星数字领受机电路分歧于传统的模拟电子电路，它的电路首要由数字逻辑电路、微措置器、存储器及年夜规模专用旌旗灯号措置器组成。是以，对于卫星数字领受机的检修，我们除了要把握模拟电子电路检测体例，还需要成立一些分歧于模拟电子电路的概念，以利于我们按照电路中的电压、电流、波形、相位等等电路参量及领受机故障现象正确地剖析卫星领受机电路的工作状况，快速地找出卫星领受机的故障原因。
限于本文的篇幅，我们只谈论几个最基本也是针对XSAT430检测最需要体味的概念：
时钟：所有的数字电路都需要依靠时钟旌旗灯号来使各个电路组件的运作同步，每单元时刻内电路可运作的次数取决于时钟的频率，是以时钟运作的频率也被巨匠视作系统运作的机能指标。
时钟是整个系统的同步旌旗灯号，那时钟呈现故障时会带来整体的功能故障。时钟脉冲丢失踪会导致系统数据总线、地址总线或节制总线没有动作。时钟脉冲的速度、振幅、宽度、外形及相位发生转变均可能激发故障。
年夜年夜都数字电路都是使用石英振荡器来作为时钟源。主板上微措置器、数字措置芯片和存储器等几个首要的组件各有其分歧频率的工作时钟，是以主板的时钟电路必需为良多的组件供给各类分歧的工作频率，但一个石英振荡器只能输出一种时钟频率，在需要多种时钟的数字电路中，显然不够使用。所以本机采用的SC2005主芯片中集成了一个可输出几种频率的时钟发生器来替代这些原本需要漫衍在主板遍地的振荡电路。锁相环（PHASE
LOCKED
LOOP，PLL）是时钟发生器的焦点，时钟发生器只需由外接一个石英晶体振荡器供给一个基准频率（SC2005的基准频率为27MHZ），操作PLL倍频，再配之分歧比例的分频电路，来发生各类频率的时钟输出，庖代传统中的多个石英晶体振荡器；
复位
含有微措置器（MPU）的数字电子设备，即使是最小系统，一般都需要具有复位功能〖富鼗脉冲在系统上电时加载到MPU上，或在特定情形下使轨范回到最初状况。当复位脉冲不能发生、旌旗灯号过窄、旌旗灯号幅度不够时，轨范就可能在错误的地址启动，导致轨范杂乱；
逻辑：数字电路的逻辑有“0”和“1”两种逻辑值，它们并不暗示电路电压数值的巨细，而暗示逻辑电平的“高”与“低”两种状况，所以，逻辑“1”和逻辑“0”与自然数1和0有着素质的区别。由数字电子电路实现的逻辑运算时，它的输入和输出旌旗灯号都是用即位（或称电平）的凹凸暗示的。高电安然安祥低电平都不是一个固定的电压值，而是有必然的转变规模。电平的凹凸一般用“1”和“0”两种状况区别，若划定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无非凡声名，一般在数字电路中均采用正逻辑。与前面所讲过的根基逻辑关系相对应。数字电路最基本的单元电路是逻辑门电路，门电路首要有：与门、或门、非门、与非门、或非门、异或门等等；
时序：时序就是时刻挨次，也就是旌旗灯号上的一个时刻约束关系，若要运作一个数字电路芯片，如一片SDRAM存储器，你除了知足它的旌旗灯号逻辑要求，还必需知足它的旌旗灯号时序要求，搜罗旌旗灯号成立时刻、旌旗灯号连结时刻关系等等！也可以简单的说是多个旌旗灯号呈现的一个时刻挨次问题，好比说哪个旌旗灯号必需先呈现，先呈现多长时刻，然后连结多长时刻等等。这里的时刻部是以时钟周期为单元的；
总线：
我们知道，一个电路老是由元器件经由过程电线毗连而成的，在模拟电路中，各个电子元器件间的连线并不成为一个问题，因为各元器件间一般是串行关系，各器件之间的连线并不良多，但数字及微措置器电路却纷歧样，它是以微措置器为焦点，各器件都要与微措置器相连，各器件之间的工作必需彼此协调，所以需要的毗连导线就良多了，如不美观仍如同模拟电路一样，在各微措置器和各器件间零丁连线，则毗连导线的数目将多得惊人，所以在微措置器中惹人了总线的概念，总线是将数据以一个或多个源部件传送到一个或多个目的部件的一组传输线。通俗的说，就是多个部件间的公共连线，用于在各个部件之间传输信息。系统总线上传送的信息搜罗数据信息、地址信息、节制信息，是以，系统总线包含有三种分歧功能的总线，即数据总线DB（
DATA BUS）、地址总线AB（ADDRESS BUS）和节制总线CB（CONTROL
BUS），各个器件配合享用这些公共连线组，所有器件的数据线全数接到公用的数据线上，即相当于各个器件并联起来，但仅这样还不行，如不美观有两个器件同时送出数据，一个为“0”，一个为“1”，那么，数据领受器件领受到的事实是什么呢？领受器件领受到的将是一个比“0”高、比“1”低的电平，这样接神通据的器件将会发生逻辑杂乱，这种情形我们称之为“逻辑竞争”。逻辑竞争在电路中是决不许可存在的，所以要经由过程节制线进行节制所有挂在公用的数据线上的器件，使各器件分时输出数据，任何时辰只能有一个器件发送数据（可以有多个器件同时领受）。器件共用的数据线也就被称为数据总线，器件所有的节制线被称为节制总线。在单片机内部或者外部存储器及其它器件中还有存储单元，这些存储单元要被分配地址才能使用，分配的地址当然也是以电旌旗灯号的形式给出的，因为存储单元斗劲多，所以，用于地址分配的线也较多，所有存储器件的地址线也全数接到公用的地址线上，这些地址线被称为地址总线。
总线传递指令系列和节制事务，一般有地址总线、数据总线和节制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，呈现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接神通据位的其它元器件中；
数据、地址、指令：之所以将这三者放在一路，是因为这三者的素质都是一样的——数字，或者说都是一串“0”和“1”组成的序列。换言之，地址、指令也都是数据。指令：由微措置器芯片的设计者划定的一种二进制数字代码，它与我们常用的指令助记符有着严酷的一一对应关系，不成以由微措置器的应用软件研发者更改；地址：是寻找微措置器内部与外部的存储单元、微措置器的处个输入输出口的依据，微措置器内部单元的地址值已由芯片设计者划定好，不成更改，外部单元的地址值一般可以由微措置器开发者自行抉择；数据：这是由微措置机或专用数据措置芯片（DSP）措置的对象，在各类分歧的应用电路中各不不异，如在DVB-S中的解改暌姑、MPEG-2解码等等。
I2C总线：
I2C是属于两线式串行总线，它由数据线SDA和时钟线SCL组成的串行总线，可发送和接神通据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速度100KBPS。各类被节制电路均并联在这条总线上，每个电路和模块都有独一的地址，只有主叫方呼叫响应的地址，相关的电路或模块才会响应工作。在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或领受器），这取决于它所要完成的功能。CPU发出的节制旌旗灯号分为地址码和节制量两部门，地址码用来选址，即寻找、接通需要节制的电路，确定节制的种类；节制量抉择该调整的类别（如对比度、亮度等）及需要调整的量。这样，各节制电路虽然挂在统一条总线上，却彼此自力，互不相关。
言归正传，回到本文的主题——XSAT430S！
XSAT430S卫星领受机首要由主电路板、开关电源板及前面板三年夜电路板组成，我们将分袂年夜主电路板、前面板这两块电路板的工作时序流程入手，介绍各类故障的检修思绪。此外，开关电源板在良多的维修文章中已多有涉及，其电路结构及维修体例介绍良多了，以及XSAT430S的三块CA读卡器电路板，电路相对简单，故障率较低，且年夜年夜都故障为卡座触点簧片弹力下降变形或触灯揭捉?化而导致的读卡失踪效，一般经由改换卡座就可修复。所以这两部门本文就不赠予陈了。
在XSAT430S卫星领受机中采用双微措置器架构，前面板单片微措置器为华邦的W78E51B-40（其它厂家出产的430也有采用SM8952AC25等型号MCU，它们同为51内核的单片机，其指令集和管脚彼此兼容），主板的微措置器是主芯片SC2005片中的嵌入式CPU。W78E51B首要功能是显示节制、主板电源节制、系统切换节制、系统复位以及键盘、遥控译码措置等；SC2005片中的嵌入式CPU首要功能是主板硬件节制，完成卫星旌旗灯号措置、解码，OSD叠加及CA解扰等等。两微措置器间的数据通信采用一对串行口进行。
1、前面板工作事理及工作流程简述
XSAT430S前面板的焦点是一块华邦的单片微措置器（W78E51B-40）。W78E51B-40是宽频率规模、低功耗的8位微节制器。它的指令集同尺度8051指令集完全兼容。它内部包含4K字节的FLASH
EPROM，其工作轨范可烧入此鱿富128字节的RAM；4组8位双向、可寻址的I/O口；一个附加的4位I/O口P4；2个16位按时/计数器；一个硬件WATCHDOG（看门狗）按时器及一个串行口。这些外围设备都由有7个间断源和2级间断能力的间断系统撑持。
XSAT430S的前节制面板的事理图。在前节制面板中，W78E51B-40的时钟晶振频率为11.0592NHZ，四位LED数码管采用动态扫描显示，其7段译码及动态扫描驱动由W78E51B完成。面板键盘及红外遥控旌旗灯号前进前辈入W78E51B，译码数据后经由过程面板、主板间的异步串口送至SC2005，完成响应的操作节制指令。相关的节目数据也经由过程异步串口由SC2005送至W78E51B完成节目的状况显示。
前控板与主板经由过程一个8位的排线插座相连，在前面板该插座（J1）为10脚插座，其最后两位引脚空置未接。
在电路中，SN7407是一个六通道同相缓冲驱动器，用于缓冲驱动前节制面板与主板间的所有节制旌旗灯号和主板SC2005与前面板W75E51B之间的异步串口通信数据旌旗灯号。晶振（11.0592MHZ）和C3、C4与此W78E51B片内相器组成时钟振荡器，供给W78E51B的工作时钟。电解电容CE13（13UF）和电阻R16（8.2K）组成上电复位电路。当XSAT430S开机上电时，W78E51B的时钟振荡器起头工作，同时上电复位电路使W78E51B复位，在复位时代，端口地址被初始化为FFH，仓库指针为07H〖富鼗竣事后W78E51B篡夺片内FLASH
MEMORY的轨范并执行其轨范，此时LED数码管显示“E430”或“----”（因为机械的出产厂家或出产日期分歧，W78E51B片中的FLASH
MEMORY烧入轨范有点差异，启动时LED显示也有所分歧）。W78E51B首先置P3.5口（PIN15）为高电平，该电平开启主板上电源电子开关，使主板SC2005的3.3V、1.8等电源接通；再置P3.7口（PIN17）为高电平，该电平节制主板上的2U1（74HC4053），使得第一系统的FLASH（U2）的CE脚被置为低电平，将XSAT430S设置为第一系统；厥后在P3.4口（PIN14）送出一个低电平脉冲作为系统的复位旌旗灯号，使得SC2005复位启动，XSAT430S起头工作。W78E51B串口RXD（PIN10）领受SC2005送来的显示数据，W78E51B将其译码并驱动LED显示。当W78E51B领受到面板按键及红外遥控操作指令，W78E51B将该指令编译后由串口TXD（PIN11）发送至SC2005，由SC2005片中的嵌入式CPU节制完成该指令的执行。
2、主板组成及首要部件功能简述
XSAT430S主板由芯片SC2005、FLASH MEMORY、SDRAM及TUNER等组成。
主芯片：
SC2005芯片是由LSI
LOGIC公司设计出产的机顶盒专用芯片。SC2005中集成了一个嵌入式32位CPU（MIPS）和32位RISC系统，3个RS232接口，1个1EEE1394链路接口，1个1EEE1284并行接口，1个10BASE-T以太网接口和若干通用I/O接口。以及DRAM节制器、SMART卡接口和I2C总线接口等。
SC2005芯片首要搜罗以下几个方面：
（1）嵌入式CPU：高机能CPU兼容于MIPS
EZ4102，内部搜罗通用寄放器、系统节制措置器（CPO）、算术逻辑单元（ALU）和移位器。寄放器撑持源操作数执行单元，将将措置结不美观存入旧的寄放器；CPO措置搜罗在断在内的破例事务；ALU完成算术与逻辑运算，以及计较地址等操作，移位器首要完成移位操作。
CPU总线接口用于CPU与其外围单元交流数据，它经由过程内部总线分袂与CPO、存储器打点单元（MMU）和总线接口单元（BIU）实现紧耦合毗连，年夜而增强了CPU的通用计较功能。柔性链接口用滥暌闺改暌姑/分隔单元相接，以增强DSP呼吁和应用的能力。因为FJAI02不是哈佛结构，它只供给单个存储孀居口庖代指令和数据存储的接口。
（2）解改暌姑器：SC2005芯片内的解改暌姑器搜罗传输流解改暌姑器和节目流解改暌姑器。解改暌固迕嫔信道接口、信道FIFO、PID措置器、PID后措置器内部音/视频接口和节目时钟提取电路等组成。其中信道接口供给自动传输包同步字节检测，及实现同步锁定/未锁定的具有可编程延迟时刻的滞悔怨构。一旦成立同步，信道接口就经由过程信道FIFO将完整的传输包传输到PID措置器。信道接口还搜检传输包的完整性，指示传输错误等。
PID措置器内包含32个寄放器和一个有32个进口（0-29）的PID表，进口0-29界说了通用PID表寄放器，进口30和31指示音频、视频PES包PID。PID措置器还包含PID滤波器息争扰器。PID措置器将每个传输包中的PID值与编程在PID表中的PID值进行斗劲，获得所选节目的音、视频PES，将音、视频码流分化出来。解扰器用来对按DVB尺度加扰的传输包、PES包和传输数据进行解扰。
DVB解扰器将解扰的传输包送到PID后措置器，在那儿那里进行传输包头滤波、PES包头滤波、数据滤波和ECM滤波等措置。
（3）音频/视频接口在传输流解改暌姑器和音/视频解码器之间供给了一个内部接口。
（4）MPEG-2解码器：SC2005芯片内的MPEG-2解码器搜罗I2C总线接口、DMA节制器、MPEG-2音频/视频解码孀居口、音频解码器、视频解码器和音频D/A转换器等电路。视频解码器和音频解码器都使用外部存储器作为缓冲器。
（5）在屏图形：SC2005芯片内集成了一个在屏图形（OSG）子系统。该子系统能将发生的图文与解码视频相叠加，还能发生光标、OSD和静止平面。光标平面是一个透明的平面，撑持16色、32*32像素光标，可位于显示区域的任何一处。OSD平面用于显示改暌姑的OSD区域，如链表之类。该平面撑持RGB和YCRCB两种视频名目，能在每种颜色或每个像素与其他平面同化。静止平面撑持YCRCB
4:2:0和4:2:2静止图像，还能运载4:2:2场消隐插入（VBI）数据。
SC2005芯片内的OSD节制器许可在解码的视频顶部叠加文本和图形，这些叠加的文本和图形可在输出前与解码的视剖ё仝数字上同化。叠加数据老是以不异的尺寸显示，而不管分辩率或视频数据的体例。视频数据的摄像和扫描也不影响叠加数据的位置。
视频解码器发生解码的YCRCB4:2:2视频平面，并将其直接送到同化器/编码器，在那儿那里进行同化编码。
（6）视频编码器：SC2005芯片内集成了一个视频编码器，可将8位或16位YCRCB数字视频流编码发生复合视频、S视频或RGB视频旌旗灯号，撑持搜罗PAL、NTSC和SECAM制式。它由数据节制单元、编码器、输出接口、RGB措置器和D/A转换器等部门组成。
SC2005集成了两组视频编码器。一组输出Y、C和CVBS，另一组输出R、G、B或者是PR（CR）、Y、PB（CB）。XSAT430S的VCR端子接在PR和Y上，430系列机在年夜年夜都系统软件下，VCR端子只能输出R、G或是CR、Y旌旗灯号，所以显示孀居在VCR端子上时图像无彩色。
（7）音频D/A转换器：SC2005芯片内还集成了一个音频D/A转换器，与其他音频D/A转换器一样，它也是一种具有可编程锁相环（PLL）的立体声数模转换器，其浸染是将由音视解码器输出的PCM音频数据转换成具有左、右声道的模拟立体声音频旌旗灯号。
（8）10BASE-T以太网接口：SC2005芯片内包含了一个10BASE-T以太网节制器，为系统供给了一个以太网接口，使系统能以高速体例与PC机进行通信。
存储器：
XSAT430S采用的SDRAM型号是HY57V161610ET-7。HY57V161610E是16MBIT的同步动态RAQM（SDRAM），其结构为512K*16*2BANK。该器件完全同步于时钟的上升沿（前沿），HY57V161610E首要有两个DRAM内核（BANK0、BANK1）及其节制电路组成，搜罗时钟缓冲器、呼吁译码器、地址译码器、数据缓冲寄放器和列地址计数器等。本机使用两片HY57V161610ET-7，一片用作解扰及解改暌姑的TS码流数据及嵌入式CPU随机数据存储器（SDRAM-B），另一片用作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器（SDRAM-A）。因为两片SDRAM的数据存取速度纷歧致，所以两片SDRAM与SC2005的毗连没有采用总线毗连体例，而是在SC2005芯片有两组SDRAM接口分袂与两片SDRAM的地址、数据和节制线相连，两片SDRAM的时钟分袂是108MHZ和81MHZ。
XSAT430S使用的FLASH
MEMORY型号是AM29LU160DB，它的存储容量为16MBIT。它有16根数据线直接与嵌入式CPU的16位外部数据总线相接；它有19根地址线，与嵌入式CPU的外部地址总线和高位地址译码器相接。它的读/写节制线接在嵌入式CPU的外部节制总线上，可由嵌入式CPU直接对其进行读、写操作。它只用3V单电源工作，可在内部发生编程和擦除所需要的电压。29LV160内部整个存储区分成34个扇区，这34个扇区由1个16KBYTE、2KBYTE、1个32KBYTE和30个64KBYTE组成。29LU160DB的指导扇区放在底部。本机使用两片AM29LV160BB，两片FLASH
MEMROY分袂用来存储该机第一和第二系统的节制轨范、操作系统、CA系统和预存节目参数。两片FLASH
MEMORY都挂在嵌入式CPU的外部总线上，在两片FLASH MEMORY切换时，由前面板MCU节制两片FLASH
MEMORY的CE（片选）电平，而完成系统轨范的切换。
调谐解调器
XSAT430S的TUNER采用韩国LG公司的一体化调谐解调器，型号为TDQB-S001，调谐器部门以MITEL公司的零中频调谐芯片SL1925为焦点组成，QPSK解调器为ST公司的STV0299，该一体化调谐解调器部件采用33脚整体封装结构。
时钟发生器
时钟发生器电路由一块27MHZVCXO晶体振荡器组成时钟振荡器，SC2005的PWM输出经由过程RC积分后送到VCXO的电压节制脚作为振荡器微调节制电压。VCXO振荡器的输出送至SC2005，作为SC2005片中的PLL的基准时钟，发生系统各设置所需的各类频率的时钟旌旗灯号。SC2005输出108MHZ、81MHZ、54MZH和27MHZ频率的时钟旌旗灯号。
LNB供电及极化电压变换
LNB供电及极化电压变换电路由三端稳压器LM317T及其节制电路组成。节制电路搜罗14/18V切换节制、LNB电源开/关节制和22KHZ脉冲调制。
主板经由过程插座J1与前面板相连，其中POWER_SW旌旗灯号是节制主板SC2005的3.3V、2.5V电源的开关节制旌旗灯号，高电平有用；SYSTEM_RESET旌旗灯号是SC2005及主板上存储器等芯片的复位旌旗灯号，低电平有用；SYSTEM_SW是第一、第二两系统切换旌旗灯号，高电平对应第一系统，低电平对应第二系统；RXD和TXD是SC2005前面板W78E51的串行通信的数据领受和数据发送。
电源板经由过程主板的J6插座与主板相连，供给30V、22V、12V、5V和3.3V几路直流电源，其中30V是一体化调谐解调器的调谐电压；22V是LNB的供电电源；12V是模拟音频电路运放的供电电源；5V和3.3V是主板所有芯片及一体化调谐解调器的工作电源，3.3V还要经由LDO变换为2.5V供给SC2005的CPU内核及PLL。
3、XSAT430S工作流程简述
XSAT430S接通电源后，开关电源芯片启振，该高频（约100KHZ）振荡脉冲经由过程开关管将高频变压器原边的交流工频经整流滤波后的直流高压（约300V）能量转换成磁能存储于高频变压器的磁芯，该磁能经由过程高频变压器次级各绕组转换成就路分歧幅值的高频交流电压，经整流、滤波以及TL431、光电耦合器的反馈，形成不变的30V、22V、12V、5V和3.3V几路直流电源输出。
开关电源不变往后，前面板的MCU（W78E51B）首先复位，那时钟振荡器工作，W78E51B篡夺其片内FLASH的轨范，并执行轨范驱动LED数码管显示及在其相关I/O口输出节制旌旗灯号，分袂节制主板的电源开启、系统FLASH选择设置和SC2005的复位。
SC2005复位后，篡夺系统-1（或系统-2）FLASH轨范及卫星、节目参数信息，向RS-232串行口发出联机数据，并期待PC发出的响应指令数据。当SC2005经由过程RS-232口收到PC发出的响应指令数据后转入系统更新状况（系统更新状况在本文后面RS-232一节中胪陈）；如是没收到PC发出的响应指令数据，SC2005则起头初始化TUNER、传输流解改暌姑器、MPEG-2等设备，并在内存中斥地一个天线设置及旌旗灯号节目参数等信息的镜像存储区，并依据节目参数信息经由过程12C设置TUNER的PLL、QPSK芯片中的各个寄放器，完成TUNER的调谐、QPSK解码设置。同时进行SC2005片内各功能区块的各寄放器设置，完成XSAT430S领受机整个旌旗灯号措置链路各调协的初始化和设置，XSAT430S进入卫星旌旗灯号领受状况。
在TS码流的解扰息争改暌姑及嵌入式CPU运行过程中，要发生年夜量的中心措置数据，这些数据都要存储在RAM中，供解扰息争改暌姑等数据措置器及CPU存取这些数据。同样在MPEG-2的视、音频解码过程中和OSD视频数据叠加措置过程中，也要发生年夜量的中心措置数据，这些数据也同样要存储在RAM中，供这几个数据措置器存取这些数据。因为两部门的数据缓存存取速度纷歧致，所以在SC2005的芯片设计时，两部门各采用一片16MBIT
SDRAM，解扰、解改暌姑中心数据的缓存称为TS码流数据存储器，另一片缓存称作MPEG-2解码器的数据缓冲存储器和帧图像数据存储器。TS码流数据存储器的存取时钟是108MHZ，MPEG-2数据缓冲存储器和帧图像数据存储器存取时钟是81MHZ。
当用户按动XSAT430S的画板按键或按动遥控器按键，节制指令信息进入W78E51B进行指令译码，并依据SC2005软件指令名目进行年夜头编码，经由过程前面板、主板间的异步串口授至SC2005，SC2005译码后遵照节制指令信息年夜头设置响应设备的寄放器，完成用户对XSAT430S操作执行。
SC2005经由过程篡夺响应设备的寄放器，并将相关信息传送至OSD发生器和前面板，完成诸如旌旗灯号强度、C/N值以及频道号、旌旗灯号锁定等信息在视频显示顺和前面板数码管、LED的显示。
当XSAT430S年夜头设定卫星领受路径（开关设置）及重扫卫星旌旗灯号后，选定SAVE后，内存中的卫星设置及旌旗灯号参数等信息的镜像存储区数据也会依据新获得的信息发生响应转变，并将新的镜像存储区数据存入FLASH的旌旗灯号信息存储区，在年夜头开机后SC2005将调入FLASH中新存入的卫星设置及旌旗灯号参数等信息写入镜像存储区。
当用户更新的卫星节目旌旗灯号收视时，SC2005先在镜像存储区读入新的旌旗灯号信息数据，按照旌旗灯号信息年夜头设定TUNER、传输流解改暌姑器等设备，完成收视旌旗灯号变换。（未完待续） | 
